本標準規定了數字集成電路和模擬/數字混合集成電路的數字部分用的測試存取口（TAP）與邊界掃描結構。本標準規定的測試邏輯可包含在集成電路內，由一個邊界掃描寄存器和若干其它塊構成，并可通過測試存取口進行存齲本標準適用于在集成電路組裝在一塊印制電路板或其它基底上后測試集成電路間的互連性、測試集成電路本身和在這個器件正常工作期間觀測或修改電路的動作。